Группа разработчиков обещает создать расширение RISC-V для работы с графикой. [ Анонс ]( https://b5792ddd-543e-4dd4-9b97-fe259caf375d.filesusr.com/ugd/841f2a_c8685ced353b4c3ea20dbb993c4d4d18.pdf ) упоминает троих: Атиф Зафар (Atif Zafar), директор компании [ Pixilica ]( https://www.pixilica.com/about ) , выпускающей Arduino-совместимые платы FPGA для разработчиков RISC-V. Грант Дженнингс (Grant Jennings), директор по международному маркетингу [ GOWIN Semiconductor ]( https://gowinsemi.com/en/ ) , выпускающей неколько семейств FPGA (в том числе DSP и микроконтроллеры) и инструментарий для дизайна. Тед Мэрина (Ted Marena), старший директор экосистемы RISC-V в [ Western Digital ]( https://ru.wikipedia.org/wiki/Western_Digital ) и временный директор [ CHIPS Alliance ]( https://chipsalliance.org/about/ ) , разработчика и хостера проектов открытого аппаратного обеспечения. План предусматривает: Завершить разработку [ набора векторных команд «V» ]( https://github.com/riscv/riscv-v-spec ) . Создать на его базе набор 32-битных инструкций «X» (RV32X) — для обработки изображений и 3-мерной графики, и с добавлением новых типов данных для графики. Выпустить эталонную реализацию RV32X (в FPGA). Масштабировать RV32X в 64 бита — RV64X. Заявленные цели включают: Экономное использование площади чипа. Отсутствие конкуренции с коммерческими предложениями. Ориентация на FPGA, ASIC, микроконтроллеры с низким энергопотреблением. Соответствие DirectX Shader Model 5, OpenGL/ES и Vulkan. Как видно из рисунка, возможны будут и маломощный процессор RISC-V с единственным графическим блоком, и использование множества таких процессоров в качестве шейдеров большого GPU параллельно с основным процессором RISC-V. Согласно [ статье в EE Times ]( https://www.eetimes.com/rv64x-a-free-open-source-gpu-for-risc-v/ ) будут использованы некоторые идеи [ Libre GPU ]( https://libre-soc.org/3d_gpu/ ) .
Ссылка: https://www.linux.org.ru/news/hardware/16140026