[ lowRISC ]( http://www.lowrisc.org/about/ ) , проект создания свободной (лицензия BSD) 64-бит System-on-Chip на архитектуре [ RISC-V ]( http://riscv.org/ ) , объявил о выпуске первого preview-релиза. Для загрузки доступны: компилятор [ HDL Chisel ]( https://chisel.eecs.berkeley.edu/ ) доработанный исходный код [ Rocket ]( http://riscv.org/workshop-jan2015/riscv-rocket-chip-generator-workshop-jan2015.pdf ) (генератора SoC, используемого в lowRISC) исходные коды FPU стандарта IEEE-754-2008 и подсистемы памяти симуляторы кросс-компиляторы Для использования всего этого богатства на FPGA нужен Xilinx Vivado 2014.4.В используемый 64-бит вариант [ RISC-V ISA ]( http://riscv.org/riscv-spec-v2.0.pdf ) разработчиками lowRISC добавлена поддержка тегированной памяти (tagged memory); в собственно SoC добавлена реализация концепции вспомогательных ядер (minion cores). Описание добавленных возможностей доступно [ здесь ]( http://www.lowrisc.org/downloads/lowRISC-memo-2014-001.pdf ) (ветеранам ЕС ЭВМ радоваться: канальные процессоры снова с нами).
Ссылка: http://www.linux.org.ru/news/hardware/11589547