Компания Tachyon Design Automation перевела в разряд свободных проектов HDL-симулятор OSS CVC, ранее распространяемый в виде проприетарного продукта. Таким образом, сообщество получило первый свободный симулятор для языка описания и моделирования электронных систем Verilog, полностью соответствующий стандарту IEEE 1364. Ранее доступные открытые HDL-симуляторы, обеспечивали лишь частичную поддержку актуальных спецификаций Verilog.
Ссылка: http://www.opennet.ru/opennews/art.shtml?num=40365