В рамках стратегии перехода на открытую ISA, компания Western Digital [ опубликовала ]( https://github.com/westerndigitalcorporation/swerv_eh1 ) исходный код реализации [ 32-бит процессора SweRV ]( https://github.com/westerndigitalcorporation/swerv_eh1/blob/master/docs/RISC-V_SweRV_EH1_PRM.pdf ) с [ RISC-V ISA ]( https://en.wikichip.org/wiki/risc-v ) , предназначенного для [ использования в системах хранения данных ]( https://abopen.com/news/western-digital-unveils-open-swerv-risc-v-core/ ) . Процессор поддерживает ECC-память и предназначен для работы на частоте до 1ГГц (при изготовлении по техпроцессу 28нм); программный имитатор процессора был [ опубликован ]( https://github.com/westerndigitalcorporation/swerv-ISS ) ранее.
Ссылка: https://www.linux.org.ru/news/hardware/14773878